数字 IC 设计实习生

- 核心 IP 与微架构设计： 借助 AI 编码助手，参与基于开源 RISC-V 内核的 DSP 扩展、向量处理器（Vector Processor）以及轻量级 NPU 的微架构设计与 RTL 代码开发。 - 定制化指令集扩展（ISA Extension）： 扩展指令集并开发针对特定算法的硬件加速模块，具体包含以下方向的逻辑实现与验证： - 信号处理与解算： FFT 硬件加速、FMCW（调频连续波）雷达信号处理。 - 电机控制： 电机 FOC 算法中的 Clark/Park 变换硬件化、位置正交编码器接口设计、LDC（电感数字转换）传感器解算逻辑。 - SoC 验证与性能评估： 协助搭建软硬件协同验证环境，在定制化的 RISC-V SoC 平台上运行激光雷达校准及点云后处理算法，验证架构改进带来的性能提升。 - 微架构重构与时序收敛： 对 AI 生成的初始 RTL 代码进行人工审查、重构与极致优化，解决复杂的流水线冲突（Hazard）和跨时钟域（CDC）问题。

- 教育背景： 微电子、集成电路、计算机科学、电子工程等相关专业本科及以上在读（硕博优先）。 - AI 工具经验（核心）： 要求有使用 Claude Code 或 OpenAI Codex 进行代码生成的实际经验，懂得如何编写高质量的 Prompt 以辅助生成 Verilog/SystemVerilog 模块、状态机或测试激励（Testbench）。 - 设计功底： 具备扎实的数字电路基础，熟练掌握 Verilog / SystemVerilog，熟悉同步/异步电路设计。 - 架构认知： 深入理解计算机体系结构，熟悉 RISC-V 指令集架构及其经典流水线设计。 - 工具与语言： 熟悉 Linux 开发环境，能使用 C/C++ 编写裸机（Bare-metal）测试程序，熟练使用 Python/Shell 等编写自动化脚本。 【加分项】 - 熟悉计算机算术（Computer Arithmetic），懂得如何将复杂的数学公式（如傅里叶变换、坐标系变换）映射为高效的数字硬件逻辑。 - 对数字信号处理（DSP）、自动控制原理（如电机 FOC 控制）或神经网络底层加速有一定了解。 - 有过基于 FPGA 或 EDA 工具（VCS / Verdi 等）的 RTL 仿真和 Debug 经验。 - 在 GitHub 有开源处理器或硬件加速器相关项目贡献者优先。