职位描述
职位描述:
1. PCIe Gen6 IP 评估与集成。负责 PCIe Gen6 控制器 IP 及 PHY IP 的技术评估、选型与供应商对接,输出评估报告与集成方案。完成 PCIe IP在SoC中的集成,包括AMBA总线、端口配置、参数裁剪、时钟 / 复位 / 中断 / 电源管理(ASPM/APM)集成。处理 PCIe IP 与 DMA、内存控制器、中断控制器(GIC/MSI/MSI-X)等子系统的互联与协同。
2. PHY 与 SerDes 协同。负责 PCIe Gen6 PHY与控制器的接口集成,包括PIPE接口、Lane Margining、参考时钟、校准与训练流程的系统级联调。
3. 系统级验证与调试。 参与仿真 debug 与硅后 bring-up,定位协议级、互联级及系统级问题,推动 IP 供应商或内部团队修复。
4. 机密计算硬件支持。参与集成面向机密计算的硬件安全机制,如 PCIe IDE、DMA 访问控制、设备端 TEE、内存加密引擎(MEE/TME)接口等。与安全架构团队协作,定义设备级隔离、安全启动与远程证明(attestation)相关的硬件接口与集成方案。